 |
技术探秘：英特尔45纳米高k金属栅极工艺 |
|
【字体：小 大】 |
|
| 技术探秘：英特尔45纳米高k金属栅极工艺 |
 |
|
|
| 作者：佚名 行业动态来源：不详 点击数： 更新时间：2007-11-23 |
|
11月12日，英特尔出货采用高k金属栅极技术的首款45纳米微处理器。不论是为了突出这件事的重要意义，还是为了强调其著名定律仍然有效，摩尔已成为英特尔45纳米技术营销活动的主角。摩尔称这项创新是“20世纪60年代多晶硅栅极MOS晶体管出现以来，晶体管技术的最大变化”。甚至《时代》杂志认为，英特尔Penryn微处理器是2007年最佳发明之一。 但在这些高调宣传背后还是有一些实质内容的。硅半导体产业对多晶硅爱不释手，难以割舍；实际上，许多制造商在到达32纳米节点以前不会放弃多晶硅。英特尔向来比同业更快地推出新技术，它的45纳米处理器也不例外。英特尔的这种晶体管工程，是一个巨大进步。这主要是通过采用高k金属栅极——HkMG实现的。 摩尔定律随着MOS晶体管尺寸、功率和性能不断缩小而得到证明。自从到达90纳米节点以来，晶体管的物理尺寸一直保持不变。一旦栅极介质缩小到1.2纳米(大约相当于四个原子层)，就难以进一步缩小了。 硅CMOS发展成我们目前占据的ULSI世界，主要是因为这种天生的氧化物在所有的硅表面上都能快速生长。以非常低的缺陷密度在通道表面上生长SiO2的能力，产生了NMOS和CMOS，取代了硅双极技术，用于生产集成电路。从130纳米节点开始，把氮加入SiO2使电气性能有了一些提高。 90纳米需要有新材料来代替栅极介质，这样才能维持摩尔定律的有效性。但是，通道应变工程得到广泛采用，把栅极介质替换推迟了几代。应变硅提高了晶体管的性能和功耗，在没有引入革命性材料的情况下维持了制程的发展速度。 模片标记(diemarking)：IntelPenryn 但氧氮化物，即SiON栅极介质的厚度已经不能再薄了。由于SiON只能使介电常数(k)改善50%左右，所以材料必须有根本性变化。进一步降低SiON的厚度，将导致栅极漏电流过高，并降低器件的可靠性。45纳米器件目标需要1纳米厚的SiON层，实际上只有三个原子层那样厚。不仅漏电流是个大问题，而且也没有为厚度变化留出余地。 利用高k材料的好处是，可以把它的物理厚度做得很小，以限制栅极漏电流，同时从电气角度也可以把厚度做到很薄，以对FET通道有足够的控制，维持或提高性能。 英特尔向来在缩小尺寸方面不遗余力，尤其是在栅极介质方面。65纳米节点上的物理厚度值比AMD的四核微处理器薄13%。在65纳米节点上，英特尔与AMD技术之间的根本差异是开始晶圆(startingwafer)。AMD转向绝缘体硅(SOI)，英特尔则坚持使用块状硅(bulksilicon)。乍看起来这可能显得不合逻辑，因为SOI器件的栅极漏电流问题较小，而且可以利用更薄的栅极电介质来满足规格。AMD的做法是在给定的晶体管性能水平上，更加严格地限制功耗。 NOMS晶体管：电子扫描电镜截面分析 英特尔声称，进一步降低SiON的厚度是可行的，但考虑到缺乏到32纳米的可缩放性，可能还不具备生产条件或者值得这么做。为了说明这点，在11月初举行的IBM通用平台技术论坛会议上是这样表述的：“原子不能缩放。[1] [2] [3] 下一页 |
| 行业动态录入：smt2006 责任编辑：smt2006 |
|
上一篇行业动态： Intersil推出首款VID设计的电源管理器件下一篇行业动态： 2008 中国国际电子封装和组装技术设备展暨大会 |
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 |
用户登录 
新用户注册 
